當前位置：聚優網>聚優網>電腦>如何寫cpu報告

如何寫cpu報告

時間：2022-03-30 23:01:41 電腦

如何寫cpu報告

　　篇一：CPU報告

如何寫cpu報告

　　Computer Organization and Architecture

　　Course Design

　　CPU REPORT

　　04006628鄧睿 04006618 肖游龍 Time:201*.04.08

　　Purpose

　　The purpose of this project is to design a simple CPU (Central Processing Unit). This CPU has basic instruction set, and we will utilize its instruction set to generate a very simple program to verify its performance. For simplicity, we will only consider the relationship among the CPU, registers, memory and instruction set. That is to say we only need consider the following items: Read/Write Registers, Read/Write Memory and Execute the instructions.

　　At least four parts constitute a simple CPU: the control unit, the internal registers, the ALU and instruction set, which are the main aspects of our project design and will be studied.

　　Instruction Set

　　Single-address instruction format is used in our simple CPU design. The instruction word contains two sections: the operation code (opcode), which defines the function of instructions (addition, subtraction, logic operations, etc.); the address part, in most instructions, the address part contains the memory location of the datum to be operated, we called it direct addressing. In some instructions, the address part is the operand, which is called immediate addressing.

　　For simplicity, the size of memory is 25616 in the computer. The instruction word has 16 bits. The opcode part has 8 bits and address part has 8 bits. The instruction word format can be expressed in Figure 1

　　Figure 1 the instruction format

　　Internal Registers and Memory

　　MAR (Memory Address Register)

　　MAR contains the memory location of the word to be read from the memory or written into the memory. Here, READ operation is denoted as the CPU reads from memory, and WRITE operation is denoted as the CPU writes to memory. In our design, MAR has 8 bits to access one of 256 addresses of the memory.

　　MBR (Memory Buffer Register)

　　MBR contains the value to be stored in memory or the last value read from memory. MBR is connected to the address lines of the system bus. In our design, MBR has 16

　　bits.

　　PC (Program Counter)

　　PC keeps track of the instructions to be used in the program. In our design, PC has 8 bits.

　　IR (Instruction Register)

　　IR contains the opcode part of an instruction. In our design, IR has 8 bits.

　　BR (Buffer Register)

　　BR is used as an input of ALU, it holds other operand for ALU. In our design, BR has 16 bits.

　　ACC (Accumulator)

　　ACC holds one operand for ALU, and generally ACC holds the calculation result of ALU. In our design, ACC has 16 bits.

　　MR (Multiplier Register)

　　MR is used for implementing the MPY instruction, holding the multiplier at the beginning of the instruction. When the instruction is executed, it holds part of the product.

　　DR (Division Register)

　　DR is used for implementing the DIV instruction, you can define it according to your division algorithm.

　　LPM_RAM_DQ

　　LPM_RAM_DQ is a RAM with separate input and output ports, it works as memory, and its size is 25616. Although it’s not an internal register of CPU, we need it to simulate and test the performance of CPU.

　　All the registers are positive-edge-triggered.

　　All the reset signals for the registers are synchronized to the clock signal.

　　ALU

　　ALU (Arithmetic Logic Unit) is a calculation unit which accomplishes basic arithmetic and logic operations. In our design, some operations must be supported which are listed as follows

　　Microprogrammed Control Unit

　　We have learnt the knowledge of Microprogrammed control unit. Here, we only review some terms and basic structures.

　　In the Microprogrammed control, the microprogram consists of some microinstructions and the microprogram is stored in control memory that generates all the control signals required to execute the instruction set correctly. The microinstruction contains some micro-operations which are executed at the same time.

　　Figure 2 Control Unit Micro-architecture

　　Figure 2 shows the key elements of such an implementation. The set of microinstructions is stored in the control memory. The control address register contains the address of the next microinstructions to be read. When a microinstruction is read from the control memory, it is transferred to a control buffer register. The register connects to the control lines emanating from the control unit. Thus, reading a microinstruction from the control memory is the same as executing that microinstruction. The third element shown in the figure is a sequencing unit that loads the control address register and issues a read command.

　　CPU Design

　　Figure 3 CPU data path and control signals

　　Figure 3 indicates a simple CPU architecture and its use of a variety of internal data paths and control signals. Our CPU design should be based on this architecture.

　　Example: LOAD instruction

　　Figure 4 Control Flowchart of the LOAD instruction

　　篇二：cpu報告

　　1.引言

　　集成電路（Integrated Circuit,IC）是電子電路，但它又不同于一般意義上的電子電路，它把成千上萬的電子元件包括晶體管、電阻、電容甚至電感集成在微小的芯片上。正是這種奇妙的設計和制造方式使得集成電路為人類社會的進步創造了空前的奇跡，它不僅給人類的生產建設和科學研究帶來了巨大便利，而且也徹底改變了人類文明和人們日常生活的面目，可以毫不夸張地說，現今每個人生活的方方面面或多或少都和集成電路有關。

　　CPU 作為集成電路的高端產品，隨著半導體工藝水平的發展，遵守摩爾定律發展規律，CPU 性能每過18 個月就會翻一番。CPU 從最初發展至今已經有幾十年的歷史了，這期間，按照其處理信息的字長，CPU 可以分為：四位微處理器、八位微處理器、十六位微處理器、三十二位微處理器以及六十四位微處理器。

　　CPU 是Central Processing Unit－－中央處理器的縮寫，它是計算機中最重要的一個部分，由運算器和控制器組成，其內部結構歸納起來可以分為控制單元、邏輯單元和存儲單元三大部分，這三個部分相互協調，便可以進行分析，判斷、運算并控制計算機各部分協調工作。

　　計算機體系結構中的一個根本性的變革是RISC 處理器的出現。RISC 即精簡指令集計算機（Reduced Instruction Set Computer）的縮寫。RISC-CPU 與一般的CPU 相比不僅只是簡化了指令系統，而且是通過簡化指令系統使計算機的結構更加簡單合理，從而提高了運算速度。從實現的途徑看，RISC-CPU 與一般的CPU 的不同處在于：它的時序控制信號形成部件是用硬布線邏輯實現的而不是采用微程序控制的方式。所謂硬布線邏輯也就是用觸發器和邏輯門直接連線所構成的狀態機和組合邏輯，故產生控制序列的速度比用微程序控制方式快得多，因為這樣做省去了讀取微指令的時間。

　　RISC 有一套優化過的指令架構，它是根據著名的80/20 法則所訂立。早在上個世紀60 年代，計算機科學家們發現，計算機中80%的任務只是動用了大約20%的指令，而剩下20%的任務才有機會使用到其他80%的指令。如果對指令系統作相應的優化，就可以從根本上快速提高處理器的執行效率。IBM 公司在

　　1975 年成功開發出第一款RISC 處理器，從此RISC 架構開始走進超級計算機中。由于指令高度簡約，RISC 處理器的晶體管規模普遍都很小而性能強大，深受超級計算機廠商所青睞。很快，許多廠商都開發出了自己的RISC 指令系統，除了IBM 的Power 和PowerPC 外，還有DEC 的Alpha、SUN 的SPARC、HP 的PA-RISC、MIPS 技術公司的MIPS、ARM公司的ARM 等。它的應用范圍也遠比X86 來得廣泛，大到各種超級計算機、工作站、高階服務器，小到各類嵌入式設備、家用游戲機、消費電子產品、工業控制計算機，都可以看到RISC 的身影。

　　RISC 處理器可以說既簡單又復雜：簡單之處在于，相比于復雜指令集CISC(Complex Instruction Set Computer，復雜指令系統計算機)，這種處理器的指令和變量非常少，正如它的英文字母縮寫RSIC 所代表的“精簡指令集”的含義一樣；說RSIC 復雜，是因為它們容易實現更高的并行性，而這個特點只有與設計得很好的編譯器結合起來，才能顯現出其優越性。

　　RISC 與CISC（復雜指令，一般指普通的X86CPU）比較，有以下優勢：

　　（1）指令簡單而且少。

　　（2）指令系統選用那些使用頻度高的簡單指令和一些實用的但不十分復雜的指令，一般指令不超過100條。

　　（3）指令字長固定，尋址方式一般不超過四種，指令格式也不超過四種。

　　（4）所有指令(幾乎所有指令)均在單指令周期完成。

　　（5）指令系統中只允許存(STORE)和取(LOAD)指令訪問主存，其它指令均在寄存器之間進行。

　　（6）CPU中設置大量的寄存器，稱作寄存器堆。

　　（7）指令的運行采用高效的流水線方式。

　　（8）以硬布線控制邏輯為主，不用或少用微碼。

　　（9）優化的編譯程序，簡單有效地支持高級語言。

　　（10）超低功耗。

　　這里，本文就在學習FPGA的基礎上，運用仿真設計軟件ISE來實現一個簡單的教學用的RISC_CPU。這里，并不關心CPU總體設計的合理性，這里涉及的每個RISC_CPU的模塊，都可以仿真，并綜合，也就是說，這是一個能真正通過具體電路結構而實現的CPU。

　　希望可以通過這次設計，達到下面幾個基本目的：

　　（1）熟悉和了解RISC_CPU的基本原理和結構。

　　（2）了解Verilog HDL仿真和綜合工具。

　　（3）展示Verilog 設計方法對軟/硬件聯合設計和驗證的意義。

　　（4）學習掌握一些常用的Verilog語法和驗證方法。

　　2．RISC-CPU 的架構設計

　　2.1 什么是CPU

　　CPU 即中央處理單元的英文縮寫，它是計算機的核心部件。計算機進行信息處理可分為兩個步驟：

　　（1）將數據和程序（即指令序列）輸入到計算機的存儲器中。

　　（2）從第一條指令的地址起開始執行該程序，得到所需結果，結束運行。CPU的作用是協調并控制計算機的各個部件執行程序的指令序列，使其有條不紊地進行。因此它必須具有以下基本功能：

　　a)取指令：當程序已在存儲器中時，首先根據程序入口地址取出一條程序，為此要發出指令地址及控制信號。

　　b)分析指令：即指令譯碼。是對當前取得的指令進行分析，指出它要求什么操作，并產生相應的操作控制命令。

　　c)執行指令：根據分析指令時產生的“操作命令”形成相應的操作控制信號序列，通過運算器，存儲器及輸入/輸出設備的執行，實現每條指令的功能，其中包括對運算結果的處理以及下條指令地址的形成。

　　將其功能進一步細化，可概括如下：

　　1) 能對指令進行譯碼并執行規定的動作；

　　2) 可以進行算術和邏輯運算；

　　3) 能與存儲器，外設交換數據；

　　4) 提供整個系統所需要的控制；

　　2.2 RISC-CPU 的架構設計

　　盡管各種CPU的性能指標和結構細節各不相同，但它們所能完成的基本功能相同。一個基本的CPU 要包括三部分功能：數據的存儲、數據的運算和控制部分。與之相對應的硬件結構也分為三部分：存儲器、數據通路和控制器。存儲器存放指令和數據；數據通路包括ALU、程序計數器等，主要功能是對操作數進行運算，得到結果，并產生程序計數器的值，作為要執行的下一條指令的地址；控制器內有指令寄存器，它對指令進行譯碼，產生相應的控制信號，完成對存儲器和數據通路部分的控制。存儲器、數據通路和控制器這三部分的基本關系如圖1 所示。

　　圖1 CPU基本結構

　　（1）存儲器中存放了要執行的指令和相應數據。存儲器的讀寫信號由控制器給出。存儲器的地址來源有兩個：程序計數器和指令寄存器。在取新指令時，用程序計數器的值作為存儲器地址；在執行指令時，用指令中的地址部分作為存儲器地址。

　　（2）數據通路主要包括累加器、程序計數器和算術邏輯單元。

　　累加器用于保存參加運算的數據以及運算的中間結果。實際上，累加器也是寄存器，不過，它有特殊性，即許多指令執行過程以累加器為中心。往往在運算指令前，累加器中存放一個操作數，指令執行后，由累加器保存運算結果。另外輸入輸出指令一般也通過累加器來完成。程序計數器指向下一條要執行的指令。由于程序一般存放在內存的一個連續區域，所以，順序執行程序時，每取一個指令字節，程序計數器便加一。算術邏輯單元是專門用來處理各種運算的數據信息

　　篇三：cpu報告

　　計算機設計與實踐

　　CPU設計報告

　　班級：1203103 學號：1120310312 姓名：孫艷鐸

　　一．實驗目的

　　1、掌握Xilinx ISE集成開發環境和ModelSim仿真工具的使用方法。

　　2、掌握VHDL語言。

　　3、掌握FPGA編程方法及硬件調試手段。

　　4、深刻理解處理器結構和計算機系統的整體工作原理。

　　二．實驗環境

　　1、Xilinx ISE 9.1i集成開發環境

　　2、MOdelSim XE II v5.6a仿真工具

　　3、COP2000系統實驗平臺

　　三．實驗內容及要求

　　根據計算機組成原理課程所學的知識和本課程所講的設計思想，設計并實現一個給定指令系統的處理器，包括VHDL語言的實現和FPGA芯片的編程實現，為以后應用和設計處理器系統打下基礎。

　　本實驗的任務是設計一個簡單的RISC處理器，該處理器是在給定的指令集下構建的，支持十條指令。假定主存可以在一個時鐘周期內完成一次存取操作，而且可以和CPU同步工作。系統使用一個主存單元：指令讀取和數據訪問都使用同一組存儲器。

　　處理器的指令字長和指令寄存器IR長度自定，CPU包含8個8位通用寄存器R0~R7，和1個16位的程序計數器PC。取指令時，可以直接從主存中提取16位的指令信息，而進行數據訪問時，與主存進行8位的數據交換。處理器的地址總線寬度是16位，數據總線寬度也是16位，無論是取指還是數據訪問，都使用同一組數據總線，只是數據信息的寬度不同。

　　處理器所支持的指令包括LDA,STA,MOV,MVI,ADD,SUB,JZ,JMP,IN,OUT。其中僅有LDA和STA是訪存指令，所有的存儲器訪問都通過這兩條指令完成；ADD和SUB是運算指令，MOV和MVI是傳數指令，他們都在處理器內部完成；JZ是跳轉指令，根據寄存器的內容進行絕對跳轉；JMP是無條件轉移指令；IN和OUT是輸入輸出指令，所有I/O端口與CPU之間的通信都由IN和OUT指令完成。

　　要求根據給定的指令系統設計處理器，包括指令格式設計、微操作的定義、節拍的劃分、VHDL語言的實現及FPGA編程實現。

　　四．設計過程

　　1.cpu整體結構設計

　　指令格式

　　2. Cpu接口定義

　　3. 各模塊詳細設計

　　① 時鐘模塊

　　功能說明：時鐘模塊是一個4節拍的計數器，能產生穩定的節拍。當clk產生一個時序脈沖時，T會循環的改變T(i)的值，從而達到產生節拍的效果。接口信號定義：

　　② 取指模塊

　　功能說明：負責從存儲器中取出指令并送到alu模塊進行執行指令。第一節拍進行取指令，pc給出地址，第二節拍pc自動加1，第四節拍回?